新思科技携手台积公司简化多裸晶系统复杂性,推出面向台积公司N3E工艺的“

2023-11-01 08:48:11 电子工程网阅读量:16328   
imgad2

image001.png

新思科技携手台积公司简化多裸晶系统复杂性,推出面向台积公司N3E工艺的“

图:新思科技UCIe PHY IP在台积公司N3E工艺上首次通过硅片的成功,展示了出充足的链路裕量台积公司设计基础设施管理部负责人Dan Kochpatcharin表示:“台积公司长期与新思科紧密合作,为芯片开发者提供差异化的解决方案,帮助他们解决从早期架构到制造过程中面临的高度复杂挑战。我们与新思科技的长期合作,让我们的共同客户能够采针对性能和功耗效率优化的解决方案,以应对高性能计算、数据中心和汽车应用领域的多裸晶系统设计要求。”新思科技EDA事业部战略与产品管理副总裁Sanjay Bali表示:“我们与台积公司强强联合,为多裸晶系统提供了全面、可扩展的解决方案,实现了前所未有的芯片性能和设计效率。采用3Dblox 2.0等通用标准在统一设计平台上进行多裸晶系统设计的架构探索、分析和签核,并结合在台积公司N3E工艺上已实现首次通过硅片成功的新思科技 UCIe PHY IP,客户能够进一步加速从早期架构探索到制造的系统设计全流程。”新思科技3DIC Compiler设计平台已通过台积公司认证,可在统一的裸片/封装探索、协同设计和分析平台上使用3Dblox 2.0标准和3DFabric技术进行全栈设计。新思科技集成系统分析功能可与3Dblox 2.0系统原型设计相结合,协同优化热和电源完整性,有助于确保设计可行性。新思科技和Ansys持续合作,将新思科技 3DIC Compiler和Ansys多物理分析技术相集成,提供系统级效果的签核准确性。新思科技3DIC Compiler还可与新思科技测试产品互操作,以确保批量测试和质量。新思科技UCIe PHY IP已在台积公司 N3E工艺上实现首次通过硅片的成功,并获多家全球领先企业采用,能够帮助开发者高效地将die-to-die互联的业界标准集成到他们的多裸晶系统中。结果显示,该IP在16Gbps时可实现行业领先的功耗效率和性能,并可扩展至24Gbps,同时具有强大的链路裕量。新思科技的完整UCIe Compiler、PHY和验证IP解决方案目前已支持标准和先进封装,提供了测试、修复和监测功能,即使在以确保多裸晶系统在现场操作中的可靠性。此外,新思科技还提供了面向HBM3技术的完整IP解决方案,以满足Multi-Die系统的高内存带宽需求。新思科技IP产品与新思科技3DIC Compiler的组合通过自动化布局布线、中介层研究和信号完整性分析,支持3Dblox 2.0 die-to-die可行性研究,从而提高生产力并降低IP集成风险。上市情况· 新思科技面向台积公司N3E工艺的UCIe PHY IP和3DIC Compiler现已上市。· 新思科技面向台积公司先进工艺的 HBM3 IP现已上市。 更多资源点击· 网络资源: 新思科技 Multi-Die系统解决方案· 新思科技行业洞察报告: Multi-Die系统将多快改变半导体设计?· 线上研讨会: Multi-Die系统的成功之路· 网络资源: 面向台积公司 N3E 工艺的业界广泛 IP 产品组合实现首次通过硅片成功